教你一步步實現Xilinx FPGA內部雙口RAM IP核


教你一步步實現Xilinx FPGA內部雙口RAM IP核
 
作者:jicheng0… 文章來源:jicheng0622 點擊數: 256 更新時間:2012-9-30

 

許是昨天下了一場秋雨,早上起來,濟南的天真是前所未有的藍(在濟南這樣的藍天很少見,估計帝都也是如此吧,汽車尾氣太嚴重,呵呵)。秋高而氣爽,伴隨好天氣而來的自然是杠杠的好心情,哈哈,所以一時興起還是寫點東西來紀念一下吧~

上一篇的博客介紹了下那些年我們曾追過的Xilinx,純屬於勵志篇。這次還是拿出點實料,寫點技術相關的東西,當然也僅限於此,在上篇中我也曾說過,自己在FPGA方面的造詣還是較菜的,所以這“大刀”是不能亂耍的,這里只拿出來自己比較有把握也是比較簡單(雖然比較簡單卻網上少有人細致的講解)的部分跟大家分享一下,沒用過這部分知識的可以仔細學習一下,用過的也可以加深一下印象,希望大家都能有所收獲,哈哈。

目前大部分的FPGA都具有內嵌的塊RAM(BRAM)用來擴展其應用范圍和系統集成能力(SOC),BRAM一般可用於配置為單端口RAM、雙端口RAM、內容地址存儲器(CAM)以及FIFO等常用存儲結構,另外其內部每個單位即單片塊RAM大小為18Kbit(即位寬為18bit深度為1024,至少Spartan-3E是這種結構的,其他型號由於沒用到這里就不多說了),同時支持多片BRAM級聯以形成更大容量的RAM,當然大小就受FPGA內部BRAM的數量限制了,所以選型的時候片BRAM的容量也是很重要的一個因素。其中本篇內容以我自己的實際應用的片子(Xilinx最具性價比的Spartan-3E系列XC3S500E)為例詳細介紹一下雙口RAM的IP核配置流程,說到這里還不得不提一個有意思的事,Xilinx的雙口RAM是真的雙口RAM,而Altera的雙口RAM則是兩片RAM背靠背模擬實現的,不過Xilinx內部的時鍾管理是DLL而Altera是PLL,其實相比較來說我還是喜歡用PLL(習慣了),但最后綜合各種因素來說,Xilinx是一個不錯的選擇,哈哈,這里又給Xilinx做了一次廣告了。。。(咳咳,這是第三次做廣告了,最開始是Freescale,后來是ADI,這次是Xilinx,嘿嘿,看來真可以考慮考慮收點廣告費了)

好了,正題開始,不多說廢話了,至於雙口RAM的概念這里就不多做介紹了(谷歌一下),畢竟如果能看到這里的博友,是應該有些知識儲備的了,所以直接上圖了,圖中做了相應的文字說明建議仔細看一下:

(1)新建雙口RAM IP核向導:

(2)上面的選中好了之后點擊“Next”,然后finish,進入IP核自定義參數配置,這個是重點,下面繼續圖形化呈現,呵呵:

(3)點擊Generate生成IP核之后,就可以看到在工程管理窗口下的.xco文件(即IP核文件),生成的.v或者.vhd文件可在當前工程文件夾路徑下找到,當然也可以直接從ISE打開,從里面可以看到生成的雙口RAM的管腳信息,便於調用:

呼,說到這里,本篇的主要內容就介紹完畢了,為了達到不膩的效果,加了很多圖片,而且介紹性文字也呈現在圖片上了,希望用得到的博友能認真看下來,相信會有所收獲。。。渴死了,先去喝口水

走沒人走或者少有人走的路很艱辛,我很欣慰能走到現在,呵呵。同時本博客系列首發於ChinaAET,原地址為http://blog.chinaaet.com/jihceng0622,為了尊重俺的勞動成果(汗,話說又是截圖又是加文字真挺麻煩又費時間的),轉發請注明出處和保留原作者信息,謝謝,呵呵,未完待續~


注意!

本站转载的文章为个人学习借鉴使用,本站对版权不负任何法律责任。如果侵犯了您的隐私权益,请联系我们删除。



 
粤ICP备14056181号  © 2014-2020 ITdaan.com